अमूर्त

Cache Controller with Enhanced Features using Verilog HDL

Prof. V. B. Baru, Sweety Pinjani

The major role of cache controller is reduction in the data transfer access time between the CPU and cache. The fact that read request is more critical compared to write request is exploited in this paper. The paper presents a novel approach to cache controllers which uses read write partitioning wherein more read lines are maintained as compared to write lines.

जर्नल हाइलाइट्स

अंकीय संकेत प्रक्रिया अतुल्यकालिक संकलन अधोचालकसंचालन अनुकूली संकेत संकेत अलग नेटवर्किंग आर्टिफ़िशियल क्लिनिक और इलेक्ट्रिकल में इलेक्ट्रिक ड्राइवर और उत्पाद इलेक्ट्रॉनिक सामग्री इलेक्ट्रॉनिक्स में आर्टिफिशियल ब्यूरो उपग्रह संचार एपीसैन निदान एवं संवेदन प्रणाली नियंत्रण सिद्धांत और सिद्धांत पावर इलेक्ट्रॉनिक कन्वर्टर्स का विश्लेषण बायो इलेक्ट्रॉनिक्स बिजली की गुणवत्ता और आपूर्ति की लागत के आर्थिक मूल्यांकन बेसिक इलेक्ट्रिकल इंजीनियरिंग भार एवं विद्युत पावर प्लांट की विद्युत एवं औषधि उपयोगिताएँ विद्युतचुंबकीय क्षणिक कार्यक्रम (ईएमआई) विद्युतीकरण

में अनुक्रमित

Academic Keys
ResearchBible
CiteFactor
Cosmos IF
RefSeek
Hamdard University
Scholarsteer
International Innovative Journal Impact Factor (IIJIF)
International Institute of Organised Research (I2OR)
Cosmos

और देखें